図はJK-フリップフロップ (FF1, FF2, FF3) と論理回路Dを用いた非同期式カウンタ回路とそのタイムチャートである。次の(a)及び(b)の問に答えよ。
タイムチャートにおいて、クロック入力のパルス6の立ち下がりでFF1のQ出力は1から0へ変化する。FF1の立ち下がりはFF2を動作させ、0から1に変化させる。図の時点でFF2及びFF3のQ出力はともに (ア) である。これら二つの (ア) は論理回路Dに入力され、その出力は (イ) となる。この (イ) は三つのJK-フリップフロップのCLR入力端子に入って、b時点において、クリアされている。a時点からb時点までのFF2のQに現われるパルスは、パルス幅が非常に狭いため、カウンタの出力 (ウ) としてはカウントされない。カウンタは再びカウントを開始する。クロック入力のパルス6が1から0に変化する時刻と、FF2及びFF3が最終的にb時点でクリアされる時刻とには時間遅れが生じている。これは論理回路Dとフリップフロップの入出力における信号の (ウ) 遅れに起因している。
上記の記述中の空白箇所(ア)、(イ)及び(ウ)に当てはまる組合せとして、正しいものを次の(1)~(5)のうちから一つ選べ。
図はタップで拡大できます。
回答を選ぶ
選択肢を押すと、すぐに結果が表示されます。
要点
正解は(1)。パルス6の立ち下がり直後、FF2が反転して1になり、FF3は既に1であるため、両方とも「1」((ア))になります。これがNAND回路に入力され、出力は「0」((イ))となり、CLR端子を有効にします。
詳細解説
パルス6の立ち下がり直後、FF2が反転して1になり、FF3は既に1であるため、両方とも「1」((ア))になります。
これがNAND回路に入力され、出力は「0」((イ))となり、CLR端子を有効にします。
この一連の動作の遅れは、素子の信号「伝搬」((ウ))遅延によるものです。